用于产生重置信号之积体电路,申请号TW082108121-传众专利搜索

用于产生重置信号之积体电路

申请公布号：TW299530

申请号：TW082108121

申请日期：1993.10.02

申请公布日期：1997.03.01

申请人：

西门斯股份有限公司

发明人：鲁道夫华特

分类号：H03K3/00

主分类号：H03K3/00

代理人：郑自添台北巿敦化南路二段七十七号八楼

地址：德国

摘要：用以产生重置信号之一种积体电路，其包含一电路部份具两第一电晶体串接在第一和第二供电位端之间而且分别各为第一和第二互补通道型之其中一型。作为分压器电路之串接网路，连接在第一和第二供电位端之间。串接网路包含至少两第二电晶体，其各分别为互补通道型之其中一型并且至少一个组件在操作中具电压降。第一通道型电晶体之源极连接至第一供电位端。第二通道型电晶体之源极连接至第二供电位端，两第一电晶体之汲极形成第一电路节点并于操作中在此产生一重置信号。第二通道型第二电晶体之闸极连接至处二电路节点。第一通道型之第一和第二电晶体之闸极二者皆连接至串接网路之第一通道型之第二电得体之汲极，以形成第二电路节点。第二通道型第一电晶体之闸极连接至第二电路节点。

主权项：1. 一种用以产生一重置信号之积体电路,其包含:一个第一供电位端和一个第二供电位端;两第一电晶体,串接在该第一和第二供电位端之间,该第一电晶体各有一源极,汲极和闸极且各有第一和第二互补通道型;一串接网路,用作分压器电路且连接在第一和第二供电位端之间,该串接网路包含至少两第二电晶体,该第二电晶体各有一源极,汲极和闸极且分别各为互补通道型之其中一种型,以及该串接网路包含至少一在操作中会有压降之组件;该第一通道型电晶体之源极接至该第一供电位端;该第二通道型电晶体之源极接至该第二供电位端;该两第一电晶体之汲极形成第一电路节点,并于操作中在此产生重置信号;该第二通道型第二电晶体之闸极接至该第一电路节点;该第一通道型之第一和第二电晶体之闸极二者均接至该串接网路之第一通道型之第二电晶体之汲极,而形成第二电路节点;以及该第二通道型第一电晶体之闸极接至第二电路节点。2. 如申请专利范围第1项之积体电路,其中操作中具电压降之该最少一个组件至少为第一和第二组件,而第二通道型之该第一电晶体之闸极则至少接至该第二组件以形成第三电路节点,且至少经由该第二组件接至该第二电路节点。3. 如申请专利范围第1项之积体电路,其中至少该两第一电晶体其中之一之闸极以电容耦合至第二供电位。4. 如申请专利范围第1项之积体电路,其中该第一电路节点以电容耦合至第一供电位。5. 如申请专利范围第1项之积体电路,其中操作中至少具电压降之一个组件,至少为欧姆电阻。6. 如申请专利范围第1项之积体电路,其中操作中至少具电压降之一个组件,至少为二极体。7. 如申请专利范围6项之积体电路,其中,该至少一个二极体为闸极与汲极互接一起之电晶体。8. 一种用以产生多个重置信号之积体电路,包含:一第一电路部份,包含:第一供电位端和第二供电位端;两第一电晶体,串接在该第一和第二供电位端之间,该第一电晶体各含一源极,汲极和闸极且各分别为第一和第二互补通道型之其中一型;作为分压器电路之串接网路,且接至该第一和第二供电位端之间,该串接网路含至少两第二电晶体,其具一源极,汲极和闸极,且分别各为互补通道型之其中一型,而且该串接网路至少含一个在操作中具电压降之组件;第一通道型之该电晶体之源极接至该第一供电位端;第二通道型之该电晶体之源极接至该第二供电位端;该第一电晶体之汲极形成第一电路节点,并于操作中在此产生一重置信号;第二通道型之该第二电晶体之闸极接至该第一电路节点;第一通道型之该第一和第二电晶体之闸极二者均接至该串接网路第一通道型之该第二电晶体之汲极,并形成第二电路节点;以及第二通道型之该第一电晶体之闸极接至第二电路节点;一第二电路部份,包含:第一供电位端和第二供电位端;两第一电晶体,串接在该第一和第二供电位端之间,该第一电晶体各含一源极,汲极和闸极且各分别为第一和第二互补通道型之其中一型;作为分压器电路之串接网路,且包含一第二电晶体,其具一源极,汲极和闸极以及第二通道型,该串接网路至少含一在操作中具电压降之一样组件;第一通道型之该第一电晶体之源极接至该第一供电位端;第二通道型之该电晶体之源极接至该第二供电位端;该两第一电晶体之汲极形成第一电路节点,并于操作中在此产生一重置信号;第二通道型之该第二电晶体之闸极接至该第一电路节点;第一通道型之该第一电晶体之闸极形成第二电路节点;以及第二通道型之该第一电晶体之闸接接至第二电路节点;以及该第二电路部份之该第二电路节点接至该第一电路部份之该第一电路节点。9. 如申请专利范围第8项之积体电路,包含一反相器,接在该第二电路部份之该第二电路节点和该第一电路部份之该第一电路节点之间。10. 如申请专利范围第9项之积体电路,其中该相反器为该第二电路部份之该串接网路之一组件。11. 如申请专利范围第8项之积体电路,包含进一步之电路部份,其结构与该第二电路部份相同,该进一步电路部份之该第二电路节点接至该第二电路部份之该电路节点。12. 如申请专利范围第8项之积体电路,包含进一步电路部份之连续电路,其结构与该第二电路部份相同,该进一步电路部份之第二电路节点接至该连续电路之该前一电路部份之该第一电路节点。13. 一种用以产生多个重置信号之积体电路,包含:一第一电路部份,包含:要数位化之类比电位端及第二供电位端;两第一电晶体串接在该类比电位端和该第二供电位端之间,该第一电晶体各有一源极,汲极及闸极并且分别各为第一和第二互补通道型之其中一型;作为分压器电路之串接网路,且接至该类比电位端和该第二供电位端之间,该串接网路含至少两第二电晶体,其具一源极,汲极和闸极,且分别各为互补通道型之其中一型,而且该串接网路至少含一个在操作中具电压降之组件;第一通道型之该电晶体之源极接至该类比电位端;第二通道型之该电晶体之源极接至该第二供电位端;该两第一电晶体之汲极形成第一电路节点,并于操作中在此产生一重置信号;第二通道型之该第二电晶体之闸极连接至该第一电路节点;第一通道型之该第一和第二电晶体之闸极二者皆连接至该串接网路之第一通道型之该第二电晶体之汲极,以形成第二电路节点;以及第二通道型之该第一电晶体之闸极连接至第二电路节点;多个第二电路部份,各包含:第一供电位端及第二供电位端;两第一电晶体串接在该第一和第二供电位端之间,该第一电晶体各有一源极,汲极及闸极并且分别各为第一和第二互补通道型之其中一型;作为分压器电路之串接网路,且含一第二电晶体,其具一源极,汲极和闸极,且为第二通道型,该串接网路至少含一个在操作中具电压降之组件;第一通道型之该第一电晶体之源极接至该第一供电位端;第二通道型之该电晶体之源极接至该第二供电位端;该两第一电晶体之汲极形成第一电路节点并于操作中在此产生一重置信号;第二通道型之该第二电晶体之闸极连接至该第一电路节点;第一通道型之该第一电晶体之闸极形成第二电路节点;以及第二通道型之该第一电晶体之闸极连接至第二电路节点;该第二电路部份之该各串接网路,其具分压器且其値彼此不同;以及各该第二电路部份之该第二电路节点连接至该第一电路部份之该第一电路节点。14. 一种用以产生多个重置信号之积体电路,包含:一第一电路部份,包含:要数位化之类比电位端及第二供电位端;两第一电晶体串接在该类比电位端和该第二供电位端之间,该第一电晶体各有一源极,汲极及闸极并且分别各为第一和第二互补通道型之其中一型;作为分压器电路之串接网路,且接至该类比电位端和该第二供电位端之间,该串接网路含至少两第二电晶体,其具一源极,汲极和闸极,且分别各为互补通道型之其中一型,而且该串接网路至少含一个在操作中具电压降之组件;第一通道型之该电晶体之源极接至该类比电位端;第二通道型之该电晶体之源极接至该第二供电位端;该两第一电晶体之汲极形成第一电路节点,并于操作中在此产生一重置信号;第二通道型之该第二电晶体之闸极连接至该第一电路节点;第一通道型之第一和第二电晶体之闸极二者均连接至该串接网路之第一通道型之该第二电晶体之汲极,以形成第二电路节点;以及第二通道型之该第一电晶体之闸极连接至第二电路节点;多个第二电路部份,各包含:一参考电位端和一第二供电位端;两第一电晶体串接在该参考电位端和该第二供电位端之间,该第一电晶体各有一源极,汲极及闸极并且分别各为第一和第二互补通道型之其中一型;作为分压器电路之串接网路,且含一第二电晶体,其具一源极,汲极和闸极,且为第二通道型,该串接网路至少含一个在操作中具电压降之组件;第一通道型之该第一电晶体之源极连接至该参考电位端;第二通道型之该电晶体之源极连接至该第二供电位端;该两第一电晶体之汲极形成第一电路节点并于操作中在此产生一重置信号;第二通道型之该第二电晶体之闸极连接至该第一电路节点;第一通道型之该第一电晶体之闸极形成第二电路节点;以及第二通道型之该第一电晶体之闸极连接至第二电路节点;各该第二电路部份之参考电位端,携载不同之参考电位;以及各该第二电路部份之该第二电路节点连接至该第一电路部份之该第一电路节点。图示简单说明: