NAND快闪存储器件与改善NAND快闪存储器件中单元特性的方法
申请公布号:CN101231886A
申请号:CN200710123246.8
申请日期:2007.07.02
申请公布日期:2008.07.30
发明人:孙之蕙;郑畯燮;金德柱
分类号:G11C16/06(2006.01);G11C16/08(2006.01);G11C16/10(2006.01)
主分类号:G11C16/06(2006.01)
代理人:杨生平;杨红梅
地址:韩国京畿道利川市
摘要:一种非易失性存储器件,包括:存储单元阵列、页面缓冲器、单元特性检测电路、X解码器以及Y解码器。存储单元阵列具有耦接至位线和字线的存储单元。页面缓冲器将数据编程至选择的存储单元,或从选择的存储单元读取数据。单元特性检测电路耦接至页面缓冲器的感测节点,并使用关于选择的存储单元的读取电压与编程电压、根据存储单元的分布状态来输出控制信号。X编码器根据输入地址来选择存储单元阵列的字线。Y解码器提供一路径,用以将数据输入选择的存储单元/输出选择的存储单元中的数据。在此,根据从单元特性验证电路输出的控制信号、通过使用与编程验证电压相对应的编程电压,来对选择的存储单元进行编程。
主权项:1.一种非易失性存储器件,包括:存储单元阵列,其具有多个存储单元;页面缓冲器,其配置成将数据编程至选择的存储单元或从所述选择的存储单元读取数据;以及单元特性检测电路,其耦接至所述页面缓冲器的感测节点,并配置成使用所述选择的存储单元的读取电压与编程电压、根据所述存储单元的分布状态而输出控制信号,其中,根据从所述单元特性验证电路输出的控制信号、通过使用对应于编程验证电压的编程电压来对所述选择的存储单元进行编程。