一种可防止假锁定的延迟锁定回路装置,申请号TW093126553-传众专利搜索

一种可防止假锁定的延迟锁定回路装置

申请公布号：TWI234933

申请号：TW093126553

申请日期：2004.09.02

申请公布日期：2005.06.21

申请人：

智原科技股份有限公司

发明人：余明士;曾玉光

分类号：H03L7/06

主分类号：H03L7/06

代理人：许锺迪台北县永和市福和路389号5楼

地址：新竹市新竹科学工业园区力行一路10号之2

摘要：本发明提供一种可防止假锁定的延迟锁定回路装置。该延迟锁定回路装置藉一锁定侦测器以提示该延迟锁定回路装置中一相位侦测器是否正确锁定。该锁定侦测器包含有一除频电路、一第一移位暂存器组、一第二移位暂存器组及一逻辑模组。该除频电路可提供具50％工作周期之一第一除二相位及一第二除二相位以供该第一移位暂存器组及该第二移位暂存器组产生可供该逻辑模组产生一锁定指示讯号之一序列比较讯号。

主权项：1.一种可防止假锁定的延迟锁定回路装置,其包含有:一电压控制延迟电路,包含有复数个延迟单元串联于一序列,用以根据一参考相位及一控制电压产生一延迟相位;一相位侦测器,电连于该电压控制延迟电路,用以根据一锁定指示讯号、该参考相位及该延迟相位产生一控制讯号;一电荷泵,串联于该相位侦测器,用以根据该控制讯号产生该控制电压以输出至该电压控制延迟电路;一锁定侦测器,并联于该电压控制延迟电路,用以根据该电压控制延迟电路每一延迟单元输出之相位输出该锁定指示讯号至该相位侦测器,其包含有:一第一移位暂存器组,包含有复数个移位暂存器各对应于该电压控制延迟电路中每一延迟单元,用以根据一第一除二相位及该电压控制延迟电路之每一延迟单元输出之相位以产生一第一序列比较讯号;一第二移位暂存器组,包含有复数个移位暂存器各对应于该第一移位暂存器组中每一移位暂存器,用以根据一第二除二相位及该第一序列比较讯号以产生一第二序列比较讯号;以及一逻辑模组,电连于该第二移位暂存器组,用以根据该第二序列比较讯号产生该锁定指示讯号。2.如申请专利范围第1项所述之延迟锁定回路装置,其中该锁定侦测器另包含一除频电路,用以根据该参考相位产生该第一除二相位及该第二除二相位,使得该第一除二相位及该第二除二相位为该参考相位之二分之一倍频。3.如申请专利范围第2项所述之延迟锁定回路装置,其中该第一除二相位与该第二除二相位系为反向。4.如申请专利范围第1项所述之延迟锁定回路装置,其另包含一回路滤波器,电连于该电荷泵,用以储存该电荷泵输出之电荷以转换为该控制电压输出至该电压控制延迟电路。5.如申请专利范围第1项所述之延迟锁定回路装置,其另包含一参考相位产生器,用以产生该参考相位。6.如申请专利范围第1项所述之延迟锁定回路装置,其中该电压控制延迟电路系根据一欲选延迟相位延迟该参考相位。7.如申请专利范围第1项所述之延迟锁定回路装置,其中该复数个第一移位暂存器及该复数个第二移位暂存器为D正反器(D Flip-Flop)。图式简单说明:第1图为习知延迟锁定回路装置之示意图。第2图为第1图之延迟锁定回路装置的锁定范围波形时序示意图。第3图为另一习知延迟锁定回路装置之示意图。第4图为第3图之延迟锁定回路装置中一锁定状态侦测器之示意图。第5图为第4图中锁定状态侦测器的真値表。第6、7图为第4图中每一延迟单元之输出讯号波形及参考相位之波形示意图。第8图为本发明可防止假锁定的延迟锁定回路装置之示意图。第9图为第8图之锁定侦测器的配置示意图。第10图为第9图之锁定侦测器中除频电路的输入/输出讯号波形示意图。第11图为第8图之延迟锁定回路装置将参考相位延迟四分之一周期的波形时序示意图。第12图为第8图之延迟锁定回路装置中逻辑模组一较佳实施例的功能方块示意图。