线路载板及其导电通孔的制作方法,申请号TW093113135-传众专利搜索

线路载板及其导电通孔的制作方法

申请公布号：TWI249978

申请号：TW093113135

申请日期：2004.05.11

申请公布日期：2006.02.21

申请人：

威盛电子股份有限公司

发明人：许志行

分类号：H05K3/04

主分类号：H05K3/04

代理人：詹铭文台北市中正区罗斯福路2段100号7楼之1;萧锡清台北市中正区罗斯福路2段100号7楼之1

地址：台北县新店市中正路533号8楼

摘要：一种线路载板以及其导电通孔的制作方法，其中线路载板具有一线性槽孔，且线性槽孔内可形成具有多重之传输通道之槽状的导电通孔，以同时传递多个讯号。此线路载板及其导电通孔的制作方法有助于提高线路之积集度，缩短整体线路布局之绕线长度，并可提高生产效率与降低成本。

主权项：1.一种线路载板,包括: 至少一叠合层,具有一上表面以及对应之一下表面 ,其中该叠合层具有一线性槽孔(linear slot),其系贯穿该叠合层; 一第一传输通道,包括: 一第一上接点垫,配置于该叠合层之该上表面; 一第一下接点垫,配置于该叠合层之该下表面; 一第一传输导线,配置于该线性槽孔之内壁,且该第一传输导线系连接该第一上接点垫与该第一下接点垫; 至少一第二传输通道,包括: 一第二上接点垫,配置于该叠合层之该上表面; 一第二下接点垫,配置于该叠合层之该下表面;以及一第二传输导线,配置于该线性槽孔之内壁,且该第二传输导线系连接该第二上接点垫与该第二下接点垫。 2.如申请专利范围第1项所述之线路载板,其中该第一传输导线之部分更配置于该叠合层之该上表面与该下表面。 3.如申请专利范围第1项所述之线路载板,其中该第二传输导线之部分更配置于该叠合层之该上表面与该下表面。 4.如申请专利范围第1项所述之线路载板,其中该叠合层系由单一介电层所构成。 5.如申请专利范围第1项所述之线路载板,其中该叠合层包括多数个介电层与至少一导电层,且该导电层系位于任二相邻之该些介电层之间。 6.如申请专利范围第1项所述之线路载板,其中该线性槽孔之一延伸中心线系一开放线段。 7.如申请专利范围第6项所述之线路载板,其中该延伸中心线系呈I形、L形、S形与U形其中之一。 8.如申请专利范围第1项所述之线路载板,更包括一介电材料,且该介电材料系填充于该线性槽孔内, 并覆盖该第一传输导线与该第二传输导线。 9.一种导电通孔的制作方法,适用于一线路载板制程,该导电通孔之制作方法包括: 提供一叠合层、一上层导电层以及一下层导电层, 其中该上层导电层与该下层导电层系分别位于该叠合层之一上表面与对应之一下表面; 形成一线性槽孔于该叠合层、该上层导电层以及该下层导电层上,并使该线性槽孔贯穿该叠合层、该上层导电层以及该下层导电层; 形成已图案化之一槽孔导电层于该线性槽孔之内壁,以使该槽孔导电层构成一第一槽孔线段与相独立之至少一第二槽孔线段;以及图案化该上层导电层与该下层导电层,以于该叠合层之该上表面形成一第一上接点垫与至少一第二上接点垫,并于该叠合层之该下表面形成一第一下接点垫与至少一第二下接点垫,其中该第一槽孔线段系连接至该第一上接点垫与该第一下接点垫,而该第二槽孔线段系连接至该第二上接点垫与该第二下接点垫。 10.如申请专利范围第9项所述之导电通孔的制作方法,其中图案化该上层导电层与该下层导电层时, 更包括于该叠合层之该上表面形成与该第一上接点垫相连接之一第一上层线段,并于该叠合层之该下表面形成与该第一下接点垫相连接之一第一下层线段,以使该第一上层线段、该第一槽孔线段与该第一下层线段构成一第一传输导线。 11.如申请专利范围第9项所述之导电通孔的制作方法,其中图案化该上层导电层与该下层导电层时, 更包括于该叠合层之该上表面形成与该第二上接点垫相连接之一第二上层线段,并于该叠合层之该下表面形成与该第二下接点垫相连接之一第二下层线段,以使该第二上层线段、该第二槽孔线段与该第二下层线段构成一第二传输导线。 12.如申请专利范围第9项所述之导电通孔的制作方法,其中形成该线性槽孔之方法系藉由一刀具沿一切削路径进行铣削(milling),其中该切削路径系一开放线段。 13.如申请专利范围第9项所述之导电通孔的制作方法,其中形成该线性槽孔之方法包括机械冲孔( punching)。 14.如申请专利范围第9项所述之导电通孔的制作方法,其中形成已图案化之该槽孔导电层的方法包括先全面性地形成一电镀种子层于该槽孔内壁,再于该电镀种子层上电镀一金属层,以使该电镀种子层与该金属层形成未图案化之该槽孔导电层,之后再移除部分之未图案化之该槽孔导电层,以形成已图案化之该槽孔导电层。 15.如申请专利范围第14项所述之导电通孔的制作方法,其中移除部分之未图案化之该槽孔导电层的方法包括沿该线性槽孔之线性方向形成多数个钻孔,且相邻的该些钻孔系相互连接。 16.如申请专利范围第9项所述之导电通孔的制作方法,其中形成已图案化之该槽孔导电层之方法包括先全面性地形成一电镀种子层于该槽孔内壁,接着移除部分之电镀种子层,之后在该电镀种子层之剩余部分上电镀一金属层,以使该电镀种子层之剩余部分与该金属层形成已图案化之该槽孔导电层,其包括该第一槽孔线段与该第二槽孔线段。 17.如申请专利范围第9项所述之导电通孔的制作方法,其中在形成该第一槽孔线段与该第二槽孔线段之后,并且在图案化该上层导电层与该下层导电层之前,更包括填充一介电材料于该线性槽孔内,并使该介电材料覆盖该第一槽孔线段与该第二槽孔线段。 18.如申请专利范围第17项所述之导电通孔的制作方法,其中在填充该介电材料之后,并且在图案化该上层导电层与该下层导电层之前,更包括薄化该上层导电层与该下层导电层。 19.一种线路载板,包括: 至少一叠合层,具有一上表面以及对应之一下表面 ,其中该叠合层具有一线性槽孔,其系贯穿该叠合层; 一上第一导电平面,配置于该叠合层之该上表面; 至少一上第二导电平面,配置于该叠合层之该上表面,且该上第二导电平面系围绕于该上第一导电平面之外围; 至少一下第二导电平面,配置于该叠合层之该下表面; 一下第一导电平面,配置于该叠合层之该下表面, 且该下第一导电平面系围绕于该下第二导电平面之外围; 一第一槽孔导电壁,配置于该线性槽孔内壁,并连接该上第一导电平面以及该下第一导电平面;以及至少一第二槽孔导电壁,配置于该线性槽孔内壁, 并与该第一槽孔导电壁相互独立,且该第二槽孔导电壁系连接该上第二导电平面以及该下第二导电平面。 20.如申请专利范围第19项所述之线路载板,其中该第一导电平面包括电源平面,而该第二导电平面包括接地平面。 21.如申请专利范围第19项所述之线路载板,其中该叠合层系由单一介电层所构成。 22.如申请专利范围第19项所述之线路载板,其中该叠合层包括多数个介电层与至少一导电层,且该导电层系位于任二相邻之该些介电层之间。 23.如申请专利范围第19项所述之线路载板,其中该线性槽孔之一延伸中心线系一开放线段。 24.如申请专利范围第23项所述之线路载板,其中该延伸中心线系呈I形、L形、S形与U形其中之一。 25.如申请专利范围第19项所述之线路载板,更包括一介电材料,且该介电材料系填充于该线性槽孔内 ,并覆盖该第一槽孔导电壁与该第二槽孔导电壁。 26.如申请专利范围第19项所述之线路载板,其中该上第一导电平面具有多数个第一上接点垫。 27.如申请专利范围第19项所述之线路载板,其中该上第二导电平面具有多数个第二上接点垫。 28.如申请专利范围第19项所述之线路载板,其中该下第一导电平面具有多数个第一下接点垫。 29.如申请专利范围第19项所述之线路载板,其中该下第二导电平面具有多数个第二下接点垫。 30.一种导电通孔的制作方法,适用于一线路载板制程,该导电通孔之制作方法包括: 提供一线路载板,其中该线路载板相对应之一上表面与一下表面分别具有一第一导电层与一第二导电层; 形成一线性槽孔于该线路载板上,且该线性槽孔系贯穿该线路载板; 形成一槽孔导电层于该线性槽孔之内壁; 移除该线性槽孔内的部份该槽孔导电层,以使剩余部分之该槽孔导电层形成一第一槽孔导电壁与相独立之至少一第二槽孔导电壁;以及图案化该第一导电层与该第二导电层,以于该叠合层之该上表面形成一上第一导电平面与围绕该上第一导电平面之至少一上第二导电平面,并且于该叠合层之该下表面形成至少一下第二导电平面与围绕该下第二导电平面之一下第一导电平面,其中该第一槽孔导电壁系连接该上第一导电平面与该下第一导电平面,而该第二槽孔导电壁系连接该上第二导电平面与该下第二导电平面。 31.如申请专利范围第30项所述之导电通孔的制作方法,其中形成该线性槽孔之方法系藉由一刀具沿一切削路径进行铣削(milling),其中该切削路径系一开放线段。 32.如申请专利范围第30项所述之导电通孔的制作方法,其中形成该线性槽孔之方法包括机械冲孔( punching)。 33.如申请专利范围第30项所述之导电通孔的制作方法,其中移除部份之该槽孔导电层的方法包括在该线性槽孔之周沿形成至少一钻孔。 34.如申请专利范围第30项所述之导电通孔的制作方法,其中形成该槽孔导电层之方法包括先全面性地形成一电镀种子层于该槽孔内壁,再于该电镀种子层上电镀一金属层,以使该电镀种子层与该金属层形成该槽孔导电层。 35.如申请专利范围第30项所述之导电通孔的制作方法,其中在形成该第一槽孔导电壁与该第二槽孔导电壁之后,并且在图案化该上层导电层与该下层导电层之前,更包括填充一介电材料于该线性槽孔内,并使该介电材料覆盖该第一槽孔导电壁与该第二槽孔导电壁。 36.如申请专利范围第35项所述之导电通孔的制作方法,其中在填充该介电材料之后,并且在图案化该上层导电层与该下层导电层之前,更包括薄化该上层导电层与该下层导电层。图式简单说明: 图1绘示为习知之一种线路载板的剖面示意图。图2绘示为本发明之较佳实施例之一种线路载板的局部剖面示意图。图3绘示为本发明之较佳实施例之一种线路载板的局部上视示意图。图4A~4C分别绘示具有不同型态之线性槽孔之线路载板的局部上视示意图。图5A与5B分别绘示本发明之第二实施例之一种线路载板的上视示意图及其A-A'剖面示意图。图6A~6E依序绘示本发明之较佳实施例之一种导电通孔之制作方法的上视示意图。图7A~-7E依序绘示图6A~6E的B-B'剖面示意图。图8与9分别绘示本发明之导电通孔的制作方法中, 以圆形钻头移除槽孔内之导电层的上视示意图。