抑制在自行对准矽化金属制程中闸极源/汲极间漏电流的方法,申请号TW086101989-传众专利搜索

抑制在自行对准矽化金属制程中闸极源/汲极间漏电流的方法

申请公布号：TW388076

申请号：TW086101989

申请日期：1997.02.19

申请公布日期：2000.04.21

申请人：

台湾积体电路制造股份有限公司

发明人：蔡肇杰

分类号：H01L21/28

主分类号：H01L21/28

代理人：蔡坤财台北巿松江路一四八号十二楼

地址：新竹科学工业园区新竹县园区三路一二一号

摘要：本发明指出在MOSFETs结构中，一种新的PMOS制程方法，利用在沈积钛金属之前全面地植入砷离子，以避免在高温下PMOS成长太快，因而造成闸、源/汲极之间的桥接(Bridging)现象。由于砷离子为N型离子，在PMOS结构中具有抑制矽化金属(Silicide)在闸、源/汲极区域间成长过快的功能。另外亦由于上述功效，可在第一道快速热处理(RTA)制程提高温度，而不至于造成矽化钛在闸、源/汲极区域因桥接(Bridging)而产生短路现象，并可产生具有较低表面电阻值的C54矽化钛，因此可省去第二道快速热处理(RTA)制程。

主权项：1.一种形成半导体元件之制造方法,该方法至少包含下列步骤:形成一闸极绝缘层于半导体基板表面;形成一复晶矽层于该闸极绝缘层之上;形成闸极结构;形成一第一绝缘层于该半导体基板及该闸极上;以非等向性蚀刻该第一绝缘层的方式,蚀刻该绝缘层形成侧间隙壁于该闸极之侧壁;以该闸极及该侧间隙壁为罩幕掺杂杂质于该半导体基板,以形成掺杂源/汲极区域;全面性地植入N型离子,用以抑制矽化金属的成长;形成一金属层于该半导体基座、该侧间隙壁和该闸极上;热处理该金属层,形成氮化金属层于该金属层上,矽化金属层于该闸极与该掺杂源/汲极区域之上表面;及蚀刻该氮化金属层与任何残留的金属层,在该闸极与该掺杂源/汲极区域之上表面留下矽化金属。2.如申请范围第1项之方法,其中上述之形成该第一绝缘层之步骤,至少包含形成该侧间隙壁于该闸极的侧壁及该半导体基板之表面上并且与该闸极绝缘层接触。3.如申请范围第1项之方法,其中上述之闸极绝缘层,其厚度范围大约在40埃至120埃之间。4.如中请范围第1项之方法,其中上述之间隙壁,其厚度范围大约在800埃至1500埃之间。5.如申请范围第1项之方法,其中上述之金属层,其厚度范围大约在250埃至450埃之间。6.如申请范围第1项之方法,其中上述之氮化金属层,其厚度范围大约在100埃至300埃之间。7.如申请范围第1项之方法,其中上述之金属层为钛金属层。8.如申请范围第1项之方法,其中上述之植入之该N型离子为砷离子。9.如申请范围第8项之方法,其中上述之砷离子掺杂剂量之范围为2E14 ions/cm2至4E15 ions/cm2之间。10.如申请范围第8项之方法,其中上述之砷离子掺杂能量范围为20KeV至50KeV之间。11.如申请范围第1项之方法,其中上述之热处理金属层之方法更包含下列步骤:于充满氮气之环境下加热该金属层,加热温度约为680℃至780℃;加热时间持续大约30秒。12.如申请范围第11项之方法,其中上述之金属层为钛金属层。13.如申请范围第1项之方法,其中上述之蚀刻该金属层与该氮化金属层之方法包含,在温度为22℃至25℃之环境下利用NH4OH、H2O2和H2O进行蚀刻。14.如申请范围第13项之方法,其中上述之金属层为钛金属层。15.如申请范围第13项之方法,其中上述之氮化金属层为氮化钛层。16.一种形成PMOS半导体元件之制造方法,该方法至少包含下列步骤:形成一闸极绝缘层于半导体基板表面;形成一复晶矽层于该闸极绝缘层之上;形成闸极结构;形成一第一绝缘层于该半导体基板及该闸极上;以非等向性蚀刻该第一绝缘层的方式,蚀刻该绝缘层形成侧间隙壁于该闸极之侧壁;以该闸极及该侧间隙壁为罩幕掺杂杂质于该半导体基板,以形成掺杂源/汲极区域;全面性地植入N型离子,用以抑制矽化金属成长;形成一钛金属层于该半导体基座、该侧间隙壁和该闸极上;热处理该钛金属层,形成氮化钛层于该钛金属层上,矽化钛层于该闸极与该掺杂源/汲极区域之上表面;及蚀刻该氮化钛层与任何残留的钛金属层,在该闸极该掺杂源/汲极区域之上表面留下矽化钛。17.如申请范围第16项之方法,其中上述之形成该第一绝缘层之步骤,至少包含形成该侧间隙壁于该闸极的侧壁及该半导体基板之表面上并且与该闸极绝缘层接触。18.如申请范围第16项之方法,其中上述之闸极绝缘层,其厚度范围大约在40埃至120埃之间。19.如申请范围第16项之方法,其中上述之侧间隙壁,其厚度范围大约在800埃至1500埃之间。20.如申请范围第16项之方法,其中上述之钛金属层,其厚度范围大约在250埃至450埃之间。21.如申请范围第16项之方法,其中上述之氮化钛层,其厚度范围大约在100埃至300埃之间。22.如申请范围第16项之方法,其中上述之植入之该N型离子为砷离子。23.如申请范围第22项之方法,其中上述之砷离子掺杂剂量之范围为2E14 ions/cm2至4E15 ions/cm2之间。24.如申请范围第22项之方法,其中上述之砷离子掺杂能量范围为20KeV至50KeV之间。25.如申请范围第16项之方法,其中上述之热处理钛金属层之方法更包含下列步骤:于充满氮气之环境下加热该钛金属层,加热温度约为680℃至780℃;加热时间持续大约30秒。26.如申请范围第16项之方法,其中上述之蚀刻该钛金属层与氮化矽层之方法包含,在温度为22℃至25℃之环境下利用NH4OH、H2O2和H2O进行蚀刻。图式简单说明:第一图为先前发明之形成矽化金属桥接(Bridging)现象之截面图;第二图为本发明之形成闸极绝缘层于半导体基板上,一多晶矽层于闸极绝缘层上及覆盖一层光阻上于多晶矽层上之截面图;第三图为本发明之形成闸极结构于半导体基板上之截面图;第四图为本发明之形成轻掺杂源/汲极区域MOS电晶体结构之截面图;第五图为本发明之形成第一绝缘层之MOS电晶体结构之截面图;第六图为本发明之形成侧间隙壁之MOS电晶体结构之截面图;第七图为本发明之形成重掺杂源/汲极区域MOS电晶体结构之截面图;第八图为本发明全面性植入砷离子在MOS电晶体结构之截面图;第九图为本发明之形成金属层于MOS电晶体结构之截面图;第十图为本发明在氮气环境下进行第一道快速热处理(RTA)制程后之MOS电晶体结构之截面图;第十一图为本发明利用选择性蚀刻方式形成闸极、源/汲极矽化金属之MOS电晶体结构之截面图;第十二图为本发明在氮气环境下进行第二道快速热处理(RTA)制程后之MOS电晶体结构之截面图。