半导体模块及其制造方法,申请号CN201380003744.2-传众专利搜索

半导体模块及其制造方法

申请公布号：CN103918067B

申请号：CN201380003744.2

申请日期：2013.05.27

申请公布日期：2017.03.01

申请人：

日本精工株式会社

发明人：须永崇;金子昇;三好修

分类号：H01L21/60(2006.01)I;H01L23/48(2006.01)I;H01L25/07(2006.01)I;H01L25/18(2006.01)I

主分类号：H01L21/60(2006.01)I

代理机构：

北京三友知识产权代理有限公司 11127

代理人：李辉;徐丹

地址：日本东京都

摘要：提供对于晶体管裸芯片的电极和基板上的布线图案之间的接合，通过构成为利用焊锡封装作业进行，从而能够通过与在将晶体管裸芯片或其他表面封装部件封装于基板上的布线图案上时进行的焊锡封装作业相同的工序进行的半导体模块及其制造方法。半导体模块(30)包括：形成于绝缘层(32)上的多个布线图案(33a)～(33d)；通过焊锡(34a)封装于多个布线图案(33a)～(33d)中的一个布线图案(33a)上的晶体管裸芯片(35)；用于通过焊锡(34b)、(34c)将形成于晶体管裸芯片(35)的上表面的电极(S)、(G)与多个布线图案(33a)～(33d)中的其他布线图案(33b)、(33c)接合的、由铜板构成的铜连接器(36a)、(36b)。

主权项：一种半导体模块，其特征在于，包括：金属制的基板；形成于该基板之上的绝缘层；形成于该绝缘层上的多个布线图案；通过焊锡封装于该多个布线图案中的一个布线图案上的晶体管裸芯片；以及用于通过焊锡将形成于该晶体管裸芯片的上表面的电极和上述多个布线图案中的其他布线图案进行接合的、由铜板构成的铜连接器，上述晶体管裸芯片是在上表面形成有源电极及栅电极的FET裸芯片，上述铜连接器包括源电极用铜连接器和栅电极用铜连接器，利用上述源电极用铜连接器通过焊锡使上述FET裸芯片的源电极上和上述多个布线图案中的其他布线图案上接合，利用上述栅电极用铜连接器通过焊锡使上述FET裸芯片的栅电极上和上述多个布线图案中的另外其他布线图案上接合，上述栅电极用铜连接器为一种，上述源电极用铜连接器是相对于上述栅电极用铜连接器进行180°直线配置的第一源电极用铜连接器和相对于上述栅电极用铜连接器进行90°直角配置的第二源电极用铜连接器的两种，在一个FET裸芯片中，将上述一种的栅电极用铜连接器和从上述两种的第一源电极用铜连接器及第二源电极用铜连接器中选择的任意一方的源电极用铜连接器组合进行使用，形成于上述FET裸芯片的上表面的上述栅电极和上述源电极被串联直线配置，上述源电极形成为长方形状，上述第一源电极用铜连接器沿着上述形成为长方形状的源电极的短边所延伸的方向引出，并且具备接合部，该接合部具有沿着该源电极的短边及长边的短边及长边且与上述源电极接合的接合面的面积是与上述源电极大致相同的面积。