Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
申请公布号:DE112014003712(T5)
申请号:DE20141103712T
申请日期:2014.11.12
申请公布日期:2016.04.28
发明人:Naito, Tatsuya
分类号:H01L29/739;H01L29/78
主分类号:H01L29/739
摘要:Eine Vielzahl von Gräben 5 ist in einer sich in einer zu einer vorderseitigen Substratoberfläche parallelen Richtung erstreckenden Streifenform bis zu einer vorbestimmten Tiefe in einer Tiefenrichtung ab der vorderseitigen Substratoberfläche vorgesehen. Eine Gate-Elektrode 7 ist, mit einem dazwischenliegenden Gate-Isolierfilm 6, innerhalb jedes Grabens 5 vorgesehen. In durch die Gräben 5 getrennten Mesa-Gebieten sind p-Basisgebiete 3 auf einem Emitterpotential über die gesamte Oberflächenschicht auf der Seite der vorderseitigen Substratoberfläche hinweg vorgesehen. Innerhalb der p-Basisgebiete 3 sind n+-Emittergebiete 4 verstreut in einem vorbestimmten Abstand in der Längsrichtung der Gräben 5 vorgesehen. Eine p-Kollektorschicht 1 und eine n+-Pufferschicht 10 sind in dieser Reihenfolge auf der Oberflächenschicht der rückseitigen Substratoberfläche vorgesehen. Die Dicke t3 der n+-Pufferschicht 10 ist im Wesentlichen gleich der Dicke t2 einer n–-Driftschicht 2 oder größer als die Dicke t2 der n–-Driftschicht 2. Infolgedessen können, bei gleichzeitigem Aufrechterhalten einer Durchlassspannung, die Schaltverluste verringert werden.