具有记忆体加速及用于可现场规划闸阵列区块中自动型样产生之加速的测试器;A TESTER WITH ACCELERATION ON MEMORY AND ACCELERATION FOR AUTOMATIC PATTERN GENERATION WITHIN A FPGA BLOCK,申请号TW102107281-传众专利搜索

具有记忆体加速及用于可现场规划闸阵列区块中自动型样产生之加速的测试器;A TESTER WITH ACCELERATION ON MEMORY AND ACCELERATION FOR AUTOMATIC PATTERN GENERATION WITHIN A FPGA BLOCK

申请公布号：TW201433804

申请号：TW102107281

申请日期：2013.03.01

申请公布日期：2014.09.01

申请人：

爱德万测试股份有限公司

发明人：费迪亚尼　约翰;奈米克　安卓

分类号：G01R31/3177(2006.01);G11C29/56(2006.01)

主分类号：G01R31/3177(2006.01)

代理人：<name>恽轶群</name><name>陈文郎</name>

地址： ADVANTEST CORPORATION 日本

摘要：本发明呈现一种能够执行半导体器件之一高速测试的自动化测试设备。该自动化测试设备装置包含一电脑系统,其包含一测试器处理器,其中该测试器处理器以通讯方式耦接至多个FPGA组件。该等多个FPGA组件中之每一者耦接至一记忆体模组且包含:可操作以接收来自测试器处理器之命令及资料的一上游埠;可操作以与来自多个DUT之一个别DUT通讯之一下游埠;以及多个硬体加速器电路,其中该等加速器电路中之每一者系组配来与该等多个DUT中之一者通讯。该等多个硬体加速器电路中之每一者包含:一型样产生器电路,其可组配来自动地产生将要写入至该等多个DUT中之一者的测试型样资料;以及一比较器电路,其系组配来比较自该等多个DUT中之该一者读取的资料与写入至该等多个DUT中之该一者的测试型样资料。