一种验证方法、装置及芯片,申请号CN201310344218.4-传众专利搜索

一种验证方法、装置及芯片

申请公布号：CN103439648A

申请号：CN201310344218.4

申请日期：2013.08.08

申请公布日期：2013.12.11

申请人：

北京华大信安科技有限公司

发明人：王思佳

分类号：G01R31/317(2006.01)I;H03K5/13(2006.01)I

主分类号：G01R31/317(2006.01)I

代理机构：

北京弘权知识产权代理事务所(普通合伙) 11363

代理人：郭放;许伟群

地址：100015 北京市朝阳区东直门外万红西街2号21幢B座四、五层

摘要：本发明实施例公开了一种验证方法、装置及芯片。所述方法包括：芯片接收配置指令；根据所述配置指令模拟专用集成电路ASIC的环境；对应所述芯片中每个功能模块生成门控时钟信号；将预设时钟信号和所述门控时钟信号布置在全局时钟树上；使用所述全局时钟树对所述芯片进行验证。本发明实施例还提供了验证装置及芯片。本发明实施例所提供的验证方法、装置及芯片，对应每个功能模块单独实现门控时钟控制，使延时在可控的范围内，对FPGA的逻辑时序不会造成影响，同时，将实现门控时钟控制的功能模块布置在全局时钟树的模式下进行验证，也在不影响FPGA逻辑时序的情况下解决了FPGA无法搭建动态全局时钟树的问题。

主权项：一种验证方法，其特征在于，包括：芯片接收配置指令；根据所述配置指令模拟专用集成电路ASIC的环境；对应所述芯片中每个功能模块生成门控时钟信号；将预设时钟信号和所述门控时钟信号布置在全局时钟树上；使用所述全局时钟树对所述芯片进行验证。