降低电源关断时负载功耗的电路,申请号CN201220492488.0-传众专利搜索

降低电源关断时负载功耗的电路

申请公布号：CN202798660U

申请号：CN201220492488.0

申请日期：2012.09.26

申请公布日期：2013.03.13

申请人：

郑州单点科技软件有限公司

发明人：王纪云;吴勇;王晓娟

分类号：H03K19/094(2006.01)I

主分类号：H03K19/094(2006.01)I

地址：450016 河南省郑州市经济技术开发区第八大街信息产业园1228室

摘要：本实用新型公开了一种降低电源关断时负载功耗的电路。该电路的电压源连接至第一PMOS晶体管的源极和第二PMOS晶体管的源极，并通过第一电阻连接至第一PMOS晶体管的栅极和第二NMOS晶体管的漏极；第一PMOS晶体管的漏极和第二PMOS晶体管的栅极连接至第一控制信号输出端；第三PMOS晶体管的栅极和第二NMOS晶体管的源极连接至第二控制信号输出端；第一NMOS晶体管的漏极连接至第三PMOS晶体管的漏极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极，源极通过第二电阻接地。本实用新型的有益效果是：降低电源关断时的负载功耗，减小关断时的电流，减小大电流对元器件寿命的影响。

主权项：一种降低电源关断时负载功耗的电路，其特征在于，包括第一PMOS晶体管（P1）、第二PMOS晶体管（P2）、第三PMOS晶体管（P3）、第一NMOS晶体管（N1）、第二NMOS晶体管（N2）、第一电阻（R1）和第二电阻（R2）；电压源（VDD）连接至第一PMOS晶体管（P1）的源极和第二PMOS晶体管（P2）的源极，并通过第一电阻（R1）连接至第一PMOS晶体管（P1）的栅极和第二NMOS晶体管（N2）的漏极；第一PMOS晶体管（P1）的漏极和第二PMOS晶体管（P2）的栅极连接至第一控制信号输出端（Vout1）；第三PMOS晶体管（P3）的栅极和第二NMOS晶体管（N2）的源极连接至第二控制信号输出端（Vout2）；第一NMOS晶体管（N1）的漏极连接至第三PMOS晶体管（P3）的漏极、第一NMOS晶体管（N1）的栅极和第二NMOS晶体管（N2）的栅极，源极通过第二电阻（R2）接地。