首页 > 专利信息

LonWorks无优先级报文等待和发送时间的测量显示方法

申请公布号:CN100505649C

申请号:CN200710072475.1

申请日期:2007.07.06

申请公布日期:2009.06.24

申请人:
哈尔滨工业大学

发明人:佟为明;张东中;赵志衡;林景波;李璟;李凤阁

分类号:H04L12/26(2006.01)I;H04L12/24(2006.01)I

主分类号:H04L12/26(2006.01)I

代理机构:
哈尔滨市松花江专利商标事务所

代理人:朱永林

地址:150001黑龙江省哈尔滨市南岗区西大直街92号

摘要:LonWorks无优先级报文等待和发送时间的测量显示方法,它涉及LonWorks无优先级报文等待和发送时间的测量显示技术领域,它是针对LonWorks无优先级报文的等待和发送时间进行测量和显示的技术问题还没有解决的现状,提出的一种解决方案。该系统的第一收发器(1-4)、第二收发器(2-4)、第三收发器(3-4)、第四收发器(4-4)的LonWorks总线接口都依次连接在LonWorks总线上。它的方法步骤为:启动系统;对各节点的网络变量进行初始化及绑定;分别设置节点(2)、(3)、(4)的优先级;按下启动发送按钮(1-6);改变各节点的优先级,复位各节点;按下启动发送按钮(1-6);复位各节点;按下启动发送按钮(1-6);复位各节点;按下启动发送按钮(1-6)。本发明能对LonWorks无优先级报文的等待和发送时间进行测量和显示。

主权项:1、LonWorks无优先级报文等待和发送时间的测量显示方法,其特征在于实现该方法的系统由第一节点(1)、第二节点(2)、第三节点(3)和第四节点(4)组成:所述第一节点(1)由第一存储器(1-1)、第一神经元芯片(1-2)、第一显示单元(1-3)、第一收发器(1-4)、第一键盘(1-5)和启动发送按钮(1-6)组成;第一存储器(1-1)数据、控制和地址输入输出总线端分别连接第一神经元芯片(1-2)的数据、控制和地址输入输出总线端,第一显示单元(1-3)的显示数据输入端连接第一神经元芯片(1-2)的显示数据输出端,第一键盘(1-5)的输出线端、启动发送按钮(1-6)的输出线端分别连接第一神经元芯片(1-2)的控制、数据输入输出总线端,第一收发器(1-4)的通信数据输出输入总线端连接第一神经元芯片(1-2)的通信数据输出输入总线端;第二节点(2)由第二存储器(2-1)、第二神经元芯片(2-2)、第二显示单元(2-3)、第二收发器(2-4)和第二键盘(2-5)组成;第二存储器(2-1)数据、控制和地址输入输出总线端分别连接第二神经元芯片(2-2)的数据、控制和地址输入输出总线端,第二显示单元(2-3)的显示数据输入端连接第二神经元芯片(2-2)的显示数据输出端,第二键盘(2-5)的输出线端连接第二神经元芯片(2-2)的控制、数据输入输出总线端,第二收发器(2-4)的通信数据输出输入总线端连接第二神经元芯片(2-2)的通信数据输出输入总线端;第三节点(3)由第三存储器(3-1)、第三神经元芯片(3-2)、第三显示单元(3-3)、第三收发器(3-4)和第三键盘(3-5)组成;第三存储器(3-1)数据、控制和地址输入输出总线端分别连接第三神经元芯片(3-2)的数据、控制和地址输入输出总线端,第三显示单元(3-3)的显示数据输入端连接第三神经元芯片(3-2)的显示数据输出端,第三键盘(3-5)的输出线端连接第三神经元芯片(3-2)的控制、数据输入输出总线端,第三收发器(3-4)的通信数据输出输入总线端连接第三神经元芯片(3-2)的通信数据输出输入总线端;第四节点(4)由第四存储器(4-1)、第四神经元芯片(4-2)、第四显示单元(4-3)、第四收发器(4-4)和第四键盘(4-5)组成;第四存储器(4-1)数据、控制和地址输入输出总线端分别连接第四神经元芯片(4-2)的数据、控制和地址输入输出总线端,第四显示单元(4-3)的显示数据输入端连接第四神经元芯片(4-2)的显示数据输出端,第四键盘(4-5)的输出线端连接第四神经元芯片(4-2)的控制、数据输入输出总线端,第四收发器(4-4)的通信数据输出输入总线端连接第四神经元芯片(4-2)的通信数据输出输入总线端;第一节点(1)的第一收发器(1-4)的LonWorks总线接口、第二节点(2)的第二收发器(2-4)的LonWorks总线接口、第三节点(3)的第三收发器(3-4)的LonWorks总线接口、第四节点(4)的第四收发器(4-4)的LonWorks总线接口都依次连接在LonWorks总线上;它的LonWorks无优先级报文等待和发送时间的测量显示方法步骤为:步骤一、启动系统;步骤二、对各节点的网络变量进行初始化,初始化的步骤为:(a)、为第一节点(1)定义四个网络变量,依次为nv_syn1、nv_r2、nv_r3、nv_r4,通过第一键盘(1-5)对这四个网络变量进行初始化设置,包括传输方向、数据类型、初始值,其它值可采用默认值;(b)、为第二节点(2)定义两个网络变量,依次为nv_syn2、nv_s2,通过第三键盘(2-5)对这两个网络变量进行初始化设置,包括传输方向、数据类型、初始值,其它值可采用默认值;(c)、为第三节点(3)定义两个网络变量,依次为nv_syn3、nv_s3,通过第三键盘(3-5)对这两个网络变量进行初始化设置,包括传输方向、数据类型、初始值,其它值可采用默认值;(d)、为第四节点(4)定义两个网络变量,依次为nv_syn4、nv_s4,通过第四键盘(4-5)对这两个网络变量进行初始化设置,包括传输方向、数据类型、初始值,其它值可采用默认值;步骤三、对系统中的各网络变量进行绑定,具体实现为:将第一节点(1)的输出网络变量nv_syn1与第二节点(2)、第三节点(3)及第四节点(4)的输入网络变量nv_syn2、nv_syn3及nv_syn4连接到一起,将第一节点(1)的输入网络变量nv_r2与第二节点(2)的输出网络变量nv_s2连接到一起,将第一节点(1)的输入网络变量nv_r3与第三节点(3)的输出网络变量nv_s3连接到一起,将第一节点(1)的输入网络变量nv_r4与第四节点(4)的输出网络变量nv_s4连接到一起;步骤四、将第二节点(2)、第三节点(3)和第四节点(4)的用于发送优先级报文的优先级时隙均设置为0,即将要发送的报文均设置为无优先级;步骤五、在总线空闲的情况下,按下第一节点(1)的启动发送按钮(1-6),使第一神经元芯片(1-2)通过第一收发器(1-4)向总线上发送一帧同步报文,第二节点(2)、第三节点(3)和第四节点(4)均接收此同步报文,第二节点(2)、第三节点(3)和第四节点(4)在成功接收该同步报文的时刻,立即启动各自报文的发送,同时启动各自的软件定时器开始计时,在发送完成时停止计时,并将所测的等待和发送时间在各自节点的显示单元上显示出来,依次记为:t10、t20、t30;步骤六、将第二节点(2)、第三节点(3)和第四节点(4)用于发送优先级报文的优先级时隙依次设置为0、50和100,并复位各节点;步骤七、在总线空闲的情况下,按下第一节点(1)中的启动发送按钮(1-6),使第一神经元芯片(1-2)通过第一收发器(1-4)向总线上发送一帧同步报文,第二节点(2)、第三节点(3)和第四节点(4)均接收此同步报文;第二节点(2)、第三节点(3)和第四节点(4)在成功接收该同步报文的时刻,立即启动各自报文的发送,同时启动各自的软件定时器开始计时,在发送完成时停止计时,并将所测的等待和发送时间在各自节点的显示单元上显示出来,依次记为:t11、t21、t31;步骤八、复位各节点;步骤九、在总线空闲的情况下,按下第一节点(1)中的启动发送按钮(1-6),使第一神经元芯片(1-2)通过第一收发器(1-4)向总线上发送一帧同步报文,第二节点(2)、第三节点(3)和第四节点(4)均接收此同步报文;第二节点(2)、第三节点(3)和第四节点(4)在成功接收该同步报文的时刻,立即启动各自报文的发送,同时启动各自的软件定时器开始计时,在发送完成时停止计时,并将所测的等待和发送时间在各自节点的显示单元上显示出来,依次记为:t12、t22、t32;步骤十、复位各节点;步骤十一、在总线空闲的情况下,按下第一节点(1)中的启动发送按钮(1-6),使第一神经元芯片(1-2)通过第一收发器(1-4)向总线上发送一帧同步报文,第二节点(2)、第三节点(3)和第四节点(4)均接收此同步报文;第二节点(2)、第三节点(3)和第四节点(4)在成功接收该同步报文的时刻,立即启动各自报文的发送,同时启动各自的软件定时器开始计时,在发送完成时停止计时,并将所测的等待和发送时间在各自节点的显示单元上显示出来,依次记为:t13、t23、t33;步骤十三、结束,所测时间t10、t20、t30、t11、t12、t13即为无优先级报文等待及发送时间,其中t10、t20、t30为系统中无优先级的各节点的报文等待和发送时间,t11、t12、t13为系统在给其它节点分配了优先级时,无优先级的节点的报文等待和发送时间;t21、t22、t23,t31、t32、t33为系统中分配了优先级的各节点的优先级报文等待和发送时间,它们在此起与t10、t20、t30、t11、t12、t13对照的作用。

专利推荐

FABRIC CLEANING PROCESS

DOUBLE-BLADED SCALPEL

IMPROVEMENTS IN OR RELATING TO WRAPPING APPARATUS

METHOD AND AGENTS FOR THE SELECTIVE REDUCTION OF LP(A)

PROCESS FOR PREPARING EQUIMOLAR SALTS OF A DICARBOXYLIC ALPHA-AMINO ACID AND A DIVALENT METAL, MAGNESIUM ASPARTATE SALT OBTAINED BY SAID PROCESS AND ITS APPLICATIONS

A DETECTION SYSTEM FOR USE IN AN AIRCRAFT

GAS BAG INFLATOR

ELASTOMERIC TAPES WITH MICROTEXTURED SKIN LAYERS

PROCESS FOR MANUFACTURING A TUBE WITH A MULTILAYER TUBE HEAD AND TUBE CONSISTING OF A PIPE BODY MADE OF AT LEAST ONE LAYER OF PLASTIC AND A MULTILAYER TUBE HEAD

MERCURY REMOVAL BY DISPERSED-METAL ADSORBENTS

IMPROVEMENT IN BLASTING APPARATUS

PLEATED WINDOW COVERING AND METHOD OF MANUFACTURING SAME

INTERCONNECTION AND CONTROL OF MULTIPLE AUDIO AND VIDEO MEDIA DEVICES

POLYMER FIRE RETARDANT

ARRANGEMENT FOR TRANSFERRING CASTABLE MATERIAL WITHOUT PIPES FROM A FEEDING MEANS TO A DESTINATION

METHOD OF PRODUCING OXYSULFIDES OF RARE-EARTH ELEMENTS OF YTTRIUM

Digital signal processor

POLYPEPTIDE INHIBITOR OF VIRAL REPLICATION

PROCESS FOR PREPARING BETA,GAMMA UNSATURATED CARBOXYLIC ACIDS

RESIN COMPOSITION