用以解决集成电路实体设计中时序违反问题的方法和系统,申请号CN200310101893.0-传众专利搜索

用以解决集成电路实体设计中时序违反问题的方法和系统

申请公布号：CN1497707A

申请号：CN200310101893.0

申请日期：2003.10.23

申请公布日期：2004.05.19

申请人：

威盛电子股份有限公司

发明人：张常欣;王芃芃;庄叔民

分类号：H01L21/82;G06F17/50

主分类号：H01L21/82

代理机构：

北京申翔知识产权代理有限公司

代理人：周春发

地址：台湾省台北县新店市中正路535号8楼

摘要：本发明提供一种根据一“违反时序可能性”概念所建构的选择性在位最适化(In Place Optimization)程序以给予位于一关键路径中的组件与内联机优先处理顺序。其中，本发明藉由一使用者输入条件选择具有较高“违反时序可能性”的组件与内联机(或两者同时)，并仅针对所选择的组件或内联机(或两者同时)进行处理。与传统在位最适化程序相较，本发明可藉由上述的选择性在位最适化程序步骤以减少关键路径以及关键路径中的最差负迟缓(worstnegative slacks，WNS)的总数。

主权项：1、一种用以解决集成电路实体设计中由组件及内联机所组成的网状结构的时序违反问题的方法，该方法包含：针对该网状结构执行一时序分析程序以选择出于该网状结构中至少一个具有一违反时序可能性的组件与内联机；以及执行一选择性在位最适化程序，其中，该选择性在位最适化程序包含一辨认程序以辨认该网状结构中具有最大该违反时序可能性的组件或内联机，并随后针对所辨认出的该组件或该内联机执行一在位最适化程序。