半导体集成电路的设计方法及其半导体集成电路装置,申请号CN97103057.X-传众专利搜索

半导体集成电路的设计方法及其半导体集成电路装置

申请公布号：CN1077727C

申请号：CN97103057.X

申请日期：1997.03.07

申请公布日期：2002.01.09

申请人：

株式会社日立制作所;日立超爱尔、爱斯、爱工程股份有限公司

发明人：渡部隆夫;鲇川一重;藤田良;柳泽一正;田中均

分类号：H01L27/06

主分类号：H01L27/06

代理机构：

中国国际贸易促进委员会专利商标事务所

代理人：王以平

地址：日本东京

摘要：具有多条I／O线的存储器芯、传送电路用模块以及逻辑库并存储在数据库中，用它们进行半导体集成电路装置设计。进而，把具有多条I／O线的存储器芯和逻辑电路配置成各I／O线为同一方向，在I／O线之间配置由多级开关群构成的传送电路。若一级或少数级数的开关群导通，则存储器芯的I／O线和逻辑电路的I／O线连通形成传送图形。进而，以放大器模块、存储体模块、电源模块等功能块的组合构成存储器芯、行序列电路和沿位线方向延伸的多条I／O线。$#!

主权项：1.一种半导体集成电路的设计方法，具备下述工序：把用于对多个存储器芯、传送电路模块群和逻辑电路进行合成的基本门电路存储到数据库用存储装置中的工序；从上述多个存储器芯中选择并配置所希望的存储器芯的工序；从传送电路模块群选择所希望的模块，形成传送电路并配置为与上述被选存储器芯邻接的工序；用上述基本门电路合成所希望的逻辑电路，并配置为与上述传送电路邻接的工序。