MONTAGE INTEGRE MOS PERMETTANT LA SUPPRESSION DE COURANTS DE REPOS S'ECOULANT DANS DES ETAGES D'ATTAQUE DE CONDUCTEURS DE MOTS DE MEMOIRES A SEMICONDUCTEURS,申请号FR19790030488-传众专利搜索

MONTAGE INTEGRE MOS PERMETTANT LA SUPPRESSION DE COURANTS DE REPOS S'ECOULANT DANS DES ETAGES D'ATTAQUE DE CONDUCTEURS DE MOTS DE MEMOIRES A SEMICONDUCTEURS

申请公布号：FR2444990(A1)

申请号：FR19790030488

申请日期：1979.12.12

申请公布日期：1980.07.18

申请人：

SIEMENS AG

分类号：G11C11/417;G11C7/02;G11C11/408;G11C11/418;G11C17/12;(IPC1-7):G11C7/02

主分类号：G11C11/417

摘要：Montage intégré MOS permettant la suppression de courants de repos s'écoulant dans des étapes d'attaque de conducteurs de mots de mémoires à semiconducteurs. Dans ce montage qui comporte des ensembles de cellules de mémoires 10, 10' comportant des lignes de mémoire X munies de transistors Tx1 , TXN et qui comportent des étages d'attaque des conducteurs de mots 11, 11' raccordés par un décodeur 12 le circuit de sortie des étages d'attaque 11, 11' est placé au potentiel de référence par l'intermédiaire de transistors T30 , T40 pouvant être commandés et qui sont commandés par des signaux A, A' activant la mémoire. Application notamment aux mémoires électroniques fixes.